# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re	U.S. Patent Application of	)
ICHI	MURA et al.	• • •
Appli	cation Number: To be Assigned	)
Filed:	Concurrently Herewith	.)
For:	MR (MAGNETORESISTANCE) DEVICE AND MAGNETIC RECORDING DEVICE	)
ATTO	RNEY DOCKET NO. NITT 0158	)

Honorable Assistant Commissioner for Patents
Washington, D.C. 20231

# REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of November 8, 2002, the filing date of the corresponding Japanese patent application 2002-324874.

A certified copy of Japanese patent application 2002-324874 is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

REED SMITH LLP
3110 Fairview Park Drive
Suite 1400
Falls Church, Virginia 2204

Falls Church, Virginia 22042 (703) 641-4200

November 5, 2003

Juan Carlos A. Marquez

Registration Number 34,072



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 8日

出 願 番 号 Application Number:

特願2002-324874

[ST. 10/C]:

[ J P 2 0 0 2 - 3 2 4 8 7 4 ]

出 願 人
Applicant(s):

株式会社日立製作所

特許庁長官 Commissioner, Japan Patent Office 2003年10月23日





【書類名】 特許願

【整理番号】 NT02P0783

【提出日】 平成14年11月 8日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 43/00

【発明者】

【住所又は居所】 埼玉県比企郡鳩山町赤沼2520番地 株式会社日立製

作所 基礎研究所内

【氏名】 市村 雅彦

【発明者】

【住所又は居所】 埼玉県比企郡鳩山町赤沼2520番地 株式会社日立製

作所 基礎研究所内

【氏名】 橋詰 富博

【発明者】

【住所又は居所】 埼玉県比企郡鳩山町赤沼2520番地 株式会社日立製

作所 基礎研究所内

【氏名】 小野木 敏之

【発明者】

【住所又は居所】 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日

立製作所 中央研究所内

【氏名】 伊藤 顕知

【発明者】

【住所又は居所】 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日

立製作所 中央研究所内

【氏名】 松岡 秀行

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100068504

【弁理士】

【氏名又は名称】 小川 勝男

【電話番号】

03-3661-0071

【選任した代理人】

【識別番号】

100086656

【弁理士】

【氏名又は名称】 田中 恭助

【電話番号】

03-3661-0071

【選任した代理人】

【識別番号】

100094352

【弁理士】

【氏名又は名称】 佐々木 孝

【電話番号】

03-3661-0071

【手数料の表示】

【予納台帳番号】

081423

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

# 【書類名】 明細書

【発明の名称】 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 【特許請求の範囲】

#### 【請求項1】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1および第2の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。

## 【請求項2】

反強磁性層/第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1および第2の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。

#### 【請求項3】

強磁性層/絶縁体層/半導体層が積層された強磁性トンネル接合を有する磁気素子であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。

#### 【請求項4】

強磁性層/半導体層が積層された磁気素子であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質から

なる多層膜構造を特徴とするスピン注入素子。

# 【請求項5】

第1の強磁性層/絶縁体層/第2の強磁性層/非磁性金属層/第3の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1および第2の強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなり、前記第3の強磁性層はCo基合金からなる多層膜構造を特徴とする固体メモリ素子。

## 【請求項6】

請求項1ないし2のいずれかに記載の磁気抵抗素子を具備したことを特徴とする磁気ヘッド。

# 【請求項7】

請求項1ないし2のいずれかに記載の磁気抵抗素子を具備したことを特徴とする磁気センサ。

## 【請求項8】

請求項1ないし2のいずれかに記載の磁気抵抗素子を具備したことを特徴とする固体メモリ素子。

#### 【請求項9】

請求項3ないし4のいずれかに記載のスピン注入素子を具備したことを特徴と する固体メモリ素子。

#### 【請求項10】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合 を有する磁気抵抗素子であって、前記第1および第2の強磁性層の磁化が平行配 列のとき、負性抵抗を有することを特徴とする磁気抵抗効果素子。

#### 【請求項11】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合 を有する磁気抵抗素子であって、前記第1および第2の強磁性層の磁化が反平行 配列のとき、負性抵抗を有することを特徴とする磁気抵抗効果素子。

# 【請求項12】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1あるいは第2の強磁性層が閃亜鉛鉱型MnCからなることを特徴とする磁気抵抗効果素子。

# 【請求項13】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1あるいは第2の強磁性層が閃亜鉛鉱型の結晶構造を有し、かつMn化合物からなることを特徴とする磁気抵抗効果素子

# 【請求項14】

第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1あるいは第2の強磁性層が閃亜鉛鉱型の結晶構造を有し、かつ格子定数が4.0ないし4.5オングストロームの範囲にあることを特徴とする磁気抵抗効果素子。

# 【請求項15】

請求項10ないし14のいずれかに記載の磁気抵抗素子を具備し、かつキャパシタあるいはトランジスタを具備しないことを特徴とする固体メモリ素子。

#### 【請求項16】

請求項10ないし14のいずれかに記載の磁気抵抗素子を具備し、 $4F^2$ のスケール則を満たすことを特徴とする固体メモリ素子。

#### 【請求項17】

請求項10ないし14のいずれかに記載の磁気抵抗素子を具備し、かつ負性抵抗領域を示す有限バイアス下で動作することを特徴とする磁気ヘッド。

# 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

本発明はハーフメタリック材料で、かつ有限の印加電圧下でもハーフメタリック材料同様の機能を有する材料を用いた磁気素子およびこれを利用した磁気抵抗効果素子、スピン注入素子、高密度磁気記録再生用磁気ヘッド、各種磁気センサ

、およびスピン注入を利用して記憶、磁気抵抗効果を利用して読み出しをする固体メモリ素子およびこれらを利用した装置に関する。

#### [0002]

# 【従来の技術】

磁気抵抗効果は、磁性体に磁場を印加したとき電気抵抗が変化する現象である。この効果を利用した磁気抵抗効果素子は、磁気ヘッドや磁気センサなどに用いられ、最近では磁気メモリ素子(MRAM)なども試作されるようになってきている。これら磁気抵抗効果素子は、磁気抵抗変化率が大きいこと、および、外部磁場に対する感度が大きいことが要求される。

# [0003]

近年、2つの強磁性層に絶縁層を挿入したトンネル接合、つまり強磁性トンネル接合において、トンネル電流を利用した磁気抵抗効果素子(トンネル磁気抵抗効果素子、TMR)が見出された。強磁性トンネル接合においては磁気抵抗変化率が20%を上回る(非特許文献1)ため、磁気ヘッドや磁気抵抗効果メモリへの応用の可能性が高まっている。しかしながら、室温における磁気抵抗変化率の値は40%程度であり、必要な出力電圧値を得るためには更なる磁気抵抗変化率の値の上昇が望まれている。また、強磁性トンネル接合では、必要な出力電圧値を得るため印加電圧を増やすと、磁気抵抗変化率が減少するという問題が生じる(非特許文献2)。

# [0004]

一方、磁気抵抗変化率の値の上昇を目指し、強磁性トンネル接合における強磁性電極にハーフメタリック強磁性体を用いることが提案されている(特許文献1)。しかし、印加電圧を増やすと磁気抵抗変化率が減少する問題には対策がとられていない(非特許文献3)。

#### [0005]

また、印加電圧を増やすと磁気抵抗変化率が減少する問題に対し、2重トンネル接合を用いることが提案されている(特許文献 2)。この提案は、磁気抵抗変化率の減少を抑える効果をもたらすが、しかし、2重トンネル接合を構成する強磁性体はCo基合金、あるいはNi-Fe合金を用いているため、印加電圧がゼ

口であるときの磁気抵抗変化率の値そのものを上昇させる効果はない。

# [0006]

また、強磁性トンネル接合を用い、磁化の平行・反平行状態を利用して記憶する磁気メモリ素子においては、メモリセルからのリーク電流が存在するために、MOSトランジスタによるメモリセルの選択が必須である。メモリセルとMOSトランジスタが対をなす構造は、高密度化に関しては従来のDRAMと同程度、また、プロセス技術の複合化といったデメリットをもたらす。

# [0007]

強磁性トンネル接合をMRAMに応用する場合、配線に電流を流すことにより、磁化の向きが固定されていない強磁性層(フリー層)に外部磁場(電流磁場)を印加してフリー層の磁化を反転させる。しかし、メモリセルの縮小化に伴うフリー層の磁化反転に要する磁場(スイッチング磁場)の増大は、書き込みのための配線電流の増大をもたらす。このため、MRAMの大容量化により、消費電力の増大が避けられない。また、配線電流の増大により、配線が溶融するといった問題も考えられる。

# [0008]

この問題に対処する方法の一つとして、スピン偏極したスピン電流を注入し、磁化反転させる方法がある(非特許文献 4)、(非特許文献 5)。しかし、スピン電流の注入による磁化反転の方法では、TMR素子を流れる電流密度が大きくなり、トンネル絶縁層が破壊されるおそれがある。また、スピン注入に適した素子構造はいまだ提案されていない。

[0009]

#### 【特許文献1】

特開平11-135857号公報

#### 【特許文献2】

特開2001-156357号公報

#### 【非特許文献1】

ジャーナル オブ アプライド フィジックス 79巻、4724-427 9頁(1996) (J. Appl. Phys. 79, 4724-4729 (1996))

# 【非特許文献2】

フィジカル レビュー レターズ 74巻、3273-3276頁(199

5) (Phys. Rev. Lett. 74, 3273-3276 (1995))

#### 【非特許文献3】

アプライド フィジックス レターズ 73巻、1008-1010頁(1998) (Appl. Phys. Lett.73, 1008-1010(1998))

# 【非特許文献4】

フィジカル レビュー レターズ 84巻、3149-3152頁(200

0) (Phys. Rev. Lett. 84, 3149-3152 (2000))

# 【非特許文献5】

アプライド フィジックス レターズ 78巻、3663-3665〔2 001〕(Appl. Phys. Lett.78,3663-3665〔2001〕)

# [0010]

# 【発明が解決しようとする課題】

本発明の目的は、ハーフメタリック強磁性体であり、かつフェルミエネルギー 近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネル ギーの高い位置、あるいは低い位置にギャップを有し、かつ他方のスピンは同位 置で金属的バンドを有する電子構造の物質を用いることで、印加電圧がゼロであ るときの磁気抵抗変化率の値そのものを上昇させ、さらに有限の印加電圧下にお いても磁気抵抗変化率は印加電圧がゼロであるときのそれと同程度となるトンネ ル接合型の磁気抵抗効果素子および磁気記録素子を提供することにある。

#### $[0\ 0\ 1\ 1]$

本発明の他の目的は、MRAMのメモリセルとして、上記磁気抵抗効果素子を 用いることで、メモリセルからのリーク電流が存在しても十分な出力信号が得ら れ、従って、メモリセルとMOSトランジスタが対をなす構造を必要としないM RAMを提供することにある。

#### $[0\ 0\ 1\ 2\ ]$

本発明のさらに他の目的は、スピン注入に適した構造を有し、上記磁気抵抗効果素子を用いることで、磁気記憶素子への書き込みを可能にする方法を提供する

ことにある。

# [0013]

本発明のさらに他の目的は、これらの素子を応用した装置を提供することにある。

#### $[0\ 0\ 1\ 4]$

# 【課題を解決するための手段】

本発明の磁気抵抗効果素子は、第1の強磁性層/絶縁体層/第2の強磁性層よりなる積層構造または反強磁性層/1の強磁性層/絶縁体層/第2の強磁性層よりなる積層構造の強磁性トンネル接合を有する磁気抵抗素子であって、前記第1 および第2の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層構造により実現できる。

# [0015]

本発明のスピン注入素子は、強磁性層/絶縁体層/半導体層よりなる積層構造または強磁性層/半導体層磁気素子が積層された積層構造であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる二層構造により実現できる。

## [0016]

本発明の磁気ヘッドは、前記磁気抵抗素子を構成する多層構造に、適当な電圧 を印加するとともに、外部磁界を作用させることにより実現できる。

#### [0017]

本発明の固体メモリは、X-Yマトリックス配列された前記磁気抵抗素子の一つに、選択的に記憶すべきデータに対応した外部磁界を作用させてデータを記憶させ、さらに、前記磁気抵抗素子の一つから、選択的に記憶されたデータを読み出すものとして実現できる。

# [0018]

本発明の他の固体メモリは、本発明の磁気抵抗効果素子に、さらに、非磁性金属層/第3の強磁性層が積層された多層構造をメモリ素子とし、これをX-Yマトリックス配列する。X-Yマトリックス配列されたメモリ素子の一つの磁気抵抗効果素子の第1の強磁性層ー絶縁体層ー第2の強磁性層に、記憶すべきデータに対応してトンネル電流を流してデータを記憶させる。記憶されたデータは、第2の強磁性層ー非磁性金属層ー第3の強磁性層を流れる電流の大きさにより読み出すものとして実現できる。

# [0019]

# 【発明の実施の形態】

以下、本発明にかかわる磁気抵抗効果素子の基本構成を、図1-図3を参照して説明する。

# [0020]

図1は本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図であり、第一原理的電子状態計算による、閃亜鉛鉱構造MnCの最安定構造における電子状態を表す。図1は0K(絶対温度0)の状態での計算結果を示すものである。

#### $[0\ 0\ 2\ 1]$

図1において、上向きスピンのバンドはフェルミエネルギー近傍にエネルギーギャップが存在し、かつ下向きスピンのバンドはフェルミエネルギー近傍で金属的である。こうした電子状態を持つ物質はハーフメタリック強磁性体と呼ばれている。図1においては、さらに、ハーフメタリック強磁性体を特徴付ける上向きスピンのバンドギャップの他に、フェルミエネルギーより1eV高いエネルギー位置において下向きスピンの状態にギャップが存在する。このエネルギーで上向きスピンのバンドは金属的である。この上向き、下向きスピンそれぞれのギャップの大きさは、0.82eV、0.26eVであるので、室温における電気伝導において、一方のスピンのみが寄与する。また、印加電圧によって、上向き、下向きスピンの一方のみを選択し伝導させることが可能である。

#### [0022]

なお、ここでは閃亜鉛鉱構造MnCの最安定構造の電子状態のみを示したが、 異なる物質においても同様の電子状態を示す物質群ならば本発明の効果を機能させることができる。また、本発明に用いられる強磁性物質は、閃亜鉛鉱構造MnCの最安定構造の電子状態における上向き、下向きスピンの状態が互いに入れ替わった物質に対しても機能するから、この材料に対しても本発明が適用できることは明らかである。

# [0023]

図2は本発明の磁気抵抗効果素子20の断面構造を示す図である。この磁気抵抗効果素子20では、第1の強磁性層21/絶縁体層22/第2の強磁性層23を積層してトンネル接合を形成している。この素子20では、第1の強磁性層と第2の強磁性層との間で絶縁体層22を介してトンネル電流を流す。この素子では、第1の強磁性層21がピン層(磁化固着層)、第2の強磁性層23がフリー層(MRAMの場合には記録層)である。第1の磁気抵抗効果素子では、第1の強磁性層21および第2の強磁性層23の少なくとも一方は、図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。図2では簡便のために各層を同じ厚さで表示したが、実際には、絶縁体層22には、他の第1の強磁性層21および第2の強磁性層23と比較するときわめて薄いものとされる。また、第1の強磁性層21がピン層(磁化固着層)とされるためには、第2の強磁性層23に比し十分に厚いものとされる。

# [0024]

図3は本発明の磁気抵抗効果素子の変形例を示す図である。この磁気抵抗効果素子30では、図2に示した第1の強磁性層21/絶縁体層22/第2の強磁性層23の積層構造の第1の強磁性層21に接する形で、反強磁性層31を付加した積層構造としている。この素子でも図2に示した磁気抵抗効果素子20と同様、第1の強磁性層21と第2の強磁性層23との間で絶縁体層22を介してトンネル電流を流す。この素子では、第1の強磁性層21がピン層(磁化固着層)、第2の強磁性層23がフリー層(MRAMの場合には記録層)である。図3に示した磁気抵抗効果素子30は、第1の強磁性層21が反強磁性層31との交換相互作用により磁化の向きが固着されていて、ピン層が安定化されている点が特徴

である。磁気抵抗効果素子30では、第1および第2の強磁性層21および23 の少なくとも一方は、図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。

# [0025]

以下、本発明にかかわるスピン注入素子の基本構成を、図4、5を参照して説明する。

# [0026]

図4は本発明のスピン注入素子の断面構造を示す図である。このスピン注入素子40では、強磁性層41/縁体層42/半導体層43を積層してトンネル接合を形成している。この素子では、強磁性層41と半導体層43との間で絶縁体層42を介してトンネル電流を流し、半導体層43に強磁性層41のスピンを注入する。このスピン注入型の磁気抵抗効果素子40では、強磁性層41は、図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。

#### [0027]

図5は本発明のスピン注入素子の変形例の断面構造を示す図である。このスピン注入素子50では、縁体層42を除いて、代わりに、強磁性層51/半導体層52を積層してショットキー接合を形成している。この素子では、強磁性層と半導体層との間でトンネル電流を流し、半導体層52に強磁性層51のスピンを注入する。このスピン注入素子では、強磁性層51は、図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。

#### [0028]

以下、本発明にかかわる固体メモリ素子の基本構成を、図 6 を参照して説明する。

#### [0029]

本発明の固体メモリは、前述した図2に示す第1の強磁性層21/絶縁体層2 2/第2の強磁性層23よりなる多層構造の磁気抵抗素子でも実現できるが、さらに、非磁性金属層64/第3の強磁性層65を積層した、第1の強磁性層21/絶縁体層22/第2の強磁性層23/非磁性金属層64/第3の強磁性層65の多層構造とした固体メモリ素子60でも実現できる。図6は、固体メモリ素子 60の断面構造を示す図である。第1の強磁性層21/絶縁体層22/第2の強磁性層23はトンネル接合を形成し、絶縁体層22を介して第1の強磁性層21と第2の強磁性層23との間にトンネル電流を流すことにより第2の強磁性層23の磁化方向を制御する。一方、非磁性金属層64/第3の強磁性層65はCPP-GMR接合を形成しており、非磁性金属層64を介して第2の強磁性層23と第3の強磁性層65との間に電流を流すことで第2の強磁性層23の磁化方向を検出する。すなわち、第1の強磁性層21と第2の強磁性層23との間にトンネル電流を流すことで記憶動作を行わせ、第2の強磁性層23と第3の強磁性層65との間に流れる電流を検出して読み出し動作を行わせるのである。この素子60では、第1の強磁性層21および第3の強磁性層65がピン層、第2の強磁性層23がフリー層である。この固体メモリ素子では、第1の強磁性層21および第2の強磁性層23は、図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。

#### [0030]

以下、上述の各素子を利用した本発明にかかわる磁気ヘッドあるいは磁気センサ、および固体メモリへの応用例を説明する。

#### [0031]

(磁気ヘッドあるいは磁気センサへの応用)

図7は磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図である。以下、磁気ヘッドあるいは磁気センサと表記するのは面倒であるので、磁気ヘッドとする。図2に示す磁気抵抗効果素子20に適当な外部電圧V、ここでは0.8V、が印加されるように、電源301を設ける。電源301と磁気抵抗効果素子20との間には適当な抵抗302を挿入して、磁気抵抗効果素子20に流れる電流を端子303および304の間で検出できるようにする。検出されるべき磁気信号は磁気抵抗効果素子20に近接しておかれる。

#### [0032]

図8は、第1、第2の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子20の第1の強磁性層21、絶縁体層22および第2の強磁性層23の状態密度を模式的に表した図である。ここでは、第1、第2の強磁性層21,23の両方を

図1に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合を示す。図1を左方向に90°回転した形で示し、上向きスピンに水平の平行線を付し、下向きスピンは白抜きで表示した。

# [0033]

図8では、第1の強磁性層21はフェルミエネルギー70の位置で、上向きスピンのバンド71,72がバンドギャップで隔てられ、下向きスピンのバンド74が金属的である。その一方で印加電圧Vにより、第2の強磁性層はフェルミエネルギー70の位置(点線79の位置)で、上向きスピンのバンド75は金属的になり、下向きスピンのバンド77,78はバンドギャップで隔てられることになる。つまり、印加電圧Vを図1に記載のハーフメタリック強磁性体における下向きスピン状態のギャップ位置に設定する、すなわち、印加した外部電圧Vの大きさを、第1の強磁性層21の状態密度のフェルミエネルギー70の位置を基準として、第2の強磁性層23に電圧が印加されていない状態での状態密度のフェルミエネルギー70、の位置がeVだけ押し下げられる大きさに設定した場合、第1、第2の強磁性層の磁化が平行配列の場合、電流が流れない。

#### [0034]

図9は、第1、第2の強磁性層の磁化が反平行配列の場合の図8に対応する状態密度の模式図である。すなわち、第1の強磁性層21の磁化は図8のままとして、第2の強磁性層23の磁化を反転させた状態である。この場合、第1の強磁性層21の状態密度は図8と同じであるが、第2の強磁性層23の磁化は反転する。すなわち、平行配列の上向きスピンが下向きスピンに変わる。その結果、フェルミエネルギー70に対応した位置(図中の点線)で、第1、第2の強磁性層の上向きスピンにのみギャップが現れる(71,72の間、および77,78の間)ので、下向きスピン74,75の状態を通じてトンネル電流が流れる。

#### [0035]

 した場合のI-V特性、(b)の曲線は、磁化を平行配列にした後、12×10 4 (アンペア/メートル)の大きさの磁場を逆向きに印加した後磁場を取り除き、2つの強磁性層の磁化を反平行にした場合のI-V特性である。(a)においては電圧0.6 Vから1 Vの範囲にほとんど電流の流れない領域が観測されたのに対して、(b)においてはこの範囲でも電流が流れることが観測された。したがって、磁気抵抗効果素子20に0.8 V程度の電圧が印加されるように回路を構成すれば、端子303,304の間に表れる電圧の有無により、磁気抵抗効果素子20に対向する位置にある磁化信号の向きを検出できることになる。

# [0036]

なお、図10の特性(a)の電圧が0.25V-0.7Vの範囲に注目すると、磁気抵抗効果素子20は、この使い方で、負性抵抗を持つものであることがわかる。

#### [0037]

ここで、図7では、磁気抵抗効果素子20を使用したものとしたが、図3に示す磁気抵抗効果素子30を使用しても同じ効果が得られる。この場合には、反強磁性層31が付加されているから、第1の強磁性層の磁化がより安定したものとなる。

#### [0038]

このため、従来のハーフメタリック強磁性体において期待された大きな磁気抵抗変化率を、有限の印加電圧下で得られるばかりでなく、磁化の平行、反平行配列によりスイッチング特性が得られる。

#### [0039]

なお、上述の例では、第1、第2の強磁性層21,23の両方を図1に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合について述べたが、図2、図3に示した磁気抵抗効果素子20,30は、第1、第2の強磁性層の一方のみが図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はCo基合金でもよい。図11はCoの状態密度を示す図である。図11では、下向きスピンの状態密度のピークが1eV付近に見られ、そのエネルギー位置で上向きスピンの状態は小さな値である。

# [0040]

図12、図13は、第2の強磁性層23をCo基合金に置換した場合の図8、 図9に対応する状態密度を示す図である。この場合も、図12は第1、第2の強 磁性層21,23の磁化が平行配列の場合を示し、図13は第1、第2の強磁性 層21,23の磁化が反平行配列の場合を示している。図12に示すように、第 1、第2の強磁性層の磁化が平行配列のとき、電圧Vが印加されているとき、第 1の強磁性層21はフェルミエネルギー70の位置で、上向きスピンのバンド7 1,72がバンドギャップで隔てられ、下向きスピンのバンド74が金属的であ る。その一方で、第2の強磁性層23はフェルミエネルギー70の位置(図中の 点線)で、上向きスピンのバンド105はわずかであり、下向きスピンのバンド 106は金属的になる。その結果、電圧印加の下では、バンド74と106の下 向きスピンのキャリアが電気伝導を担う。一方、図13に示すように反平行配列 のときには、第1の強磁性層21は同じであるが、第2の強磁性層23は反転し て、フェルミエネルギー70の位置(図中の点線)で、上向きスピンのバンド1 06は金属的になるのに反し、下向きスピンのバンド105はわずかである。そ の結果、電圧印加の下では、第2の強磁性層Coの上向きスピンの状態106は 電気伝導には寄与せず、第2の強磁性層(Co)23の下向きスピンの状態はわ ずかであるため電流の値も小さくなる。

# [0041]

したがって、第1、第2の強磁性層21,23の両方を図1に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合に比べて、平行、反平行での出力電流の状態が逆になるが、図12と図13とでは、電流の大きさが異なるので、識別して検出できる。しかしながら、図8、図9の状態密度に比べ、スイッチング特性を得るためには検出値にカットオフを設ける必要性があるというデメリットがあるが、Co基合金の反転磁場が小さいため外部磁場に対する感度が向上するというメリットがある。

# [0042]

第2の強磁性層の一方のみが図1に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はCo基合金とした場合に得られた結果を述べる。

測定温度は7.7 Kとした。トンネル接合間の電圧を0.05 Vに設定したとき、 $4 \times 1.0^4 \text{(} \text{P} \text{V} \text{V} \text{P} \text{/} \text{V} \text{-} \text{F} \text{N} \text{)}$  (= 5.000 e) で磁場でTMR 比は最大1.80%が観測された。また、トンネル接合間の電圧を1.000 Vに設定し、同様の測定をしたところ1.20%が観測された。したがって、この場合でも、第1、第2の強磁性層2.1,2.30の両方を図1に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合と同様な磁気抵抗効果素子が実現できる。

# [0043]

(固体メモリへの応用1)

次に、図2または図3に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図14は、図2に示した磁気抵抗効果素子20をX-Yマトリクス状に配列した例として縦2列、横2列の場合の固体メモリを示している。図14では、ビットライン140 $_1$ 、ビットライン140 $_2$ と、ワードライン142 $_1$ 、ワードライン142 $_2$ との交点に図2に記載の磁気抵抗効果素子145が配置されている。147はビットラインのデコーダ、148はワードラインのデコーダである。デコーダ147および148が書き込みあるいは読み出しのアドレス指定に対応して、ビットラインおよびワードラインの一つが選択されて磁気抵抗効果素子145に電圧が印加される。なお、ビットラインはMOS-FET146のゲートの開閉により、データライン144に選択的に接続される。

# [0044]

磁気抵抗効果素子145はワードラインおよびビットラインのそれぞれの交点に配置されるから、両方に電流が流れるときのみ、両電流の和により作り出される磁場により磁気抵抗効果素子145のフリー層のみが磁化を反転される。固定層の磁化は固定する。図2に場合はフリー層、固定層の厚みに違いを持たせることにより、あるいは図3に記載のように反強磁性層を用いることにより、固定層の磁化は固定する。

#### [0045]

図15は、ワードラインおよびビットラインの両方に電流が流れる位置の磁気 抵抗効果素子145が、両電流の和により作り出される磁場により磁化が反転さ れる(磁場による書き込み)様子を説明する図である。図15において、H<sub>RL</sub>は ビットラインに流れる電流による磁化力を、 $H_{\rm ML}$ はワードラインに流れる電流による磁化力を、それぞれ示す。電流の流れる、いずれかのワードライン、または、ビットラインに隣接して配列されている磁気抵抗効果素子145は、磁化力H  ${\rm ML}$ あるいは磁化力 ${\rm HBL}$ のいずれかの作用を受けるが、片方だけでは、しきい値151-154を超えることは無いから、両者が作用する位置にあるとき、磁気抵抗効果素子145が磁気による書き込みがなされることになる。

# [0046]

読み出しは、選択されたワードラインおよびビットラインのそれぞれの交点に配置される磁気抵抗効果素子145に電流が流れるか否かでデータライン144の電圧が変わるから記憶されているデータを知ることができる。磁気抵抗効果素子145のフリー層、固定層ともに図1に示したハーフメタリック強磁性体で構成されている場合、図10で説明したようにフリー層の磁化の向きにより、スイッチング特性を有する。したがって、非破壊読出しが可能で、かつ従来技術であるMRAMのように、磁気抵抗効果素子一つに対しMOSーFET一つを対応させる必要がない、というメリットを有する。また、磁気抵抗効果素子のスイッチング動作のため、読み出しに際し抵抗の値そのものを出力とする事ができるので、従来技術のようにワードラインにパルス電流を流す必要もない。

#### [0047]

磁気抵抗効果素子145の固定層を図1に示した強磁性物質の電子状態を持つハーフメタリック強磁性体で、フリー層をCo基合金で構成する場合には、図11-13で説明したようにスイッチング特性は得られない。しかしこの場合でも、磁気抵抗効果そのものの値が大きいため、読み出しの際に出力にカットオフを設ける事で、抵抗の値そのものを出力とする事が可能である。

# [0048]

図16は、上述の図2に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子220について示す模式図である。シリコン基板230の表面に下地層3C-SiC221を均一に形成した後、MnCからなる第1の強磁性層21、3C-SiCからなる絶縁層23、MnCからなる第2の強磁性層23よりなるメモリ素子の層を形成する。その後、半導体分

野で常用されるリソグラフィ技術により、各メモリ素子をX-Yのマトリックス状に分離するとともに、第1の強磁性層21の上に紙面に垂直の方向にワードライン227を形成する。その後、ワードライン227の周辺を層間絶縁膜226で埋めて、第2の強磁性層22と同じ高さになるようにする。ついで、ビットライン225を形成する。図16は1メモリ素子を示すのみであるが、これがX-Yマトリクス状にSi基板230上に形成される。

#### [0049]

図から分かるように、ビットライン225とワードライン227に同時に電流が流れると、図15で説明したように、メモリ素子220には、しきい値を越える磁界が作用してフリー層である第2の強磁性層23は反転もしくは元の磁化状態を維持する。

# [0050]

図17は、図16のように形成されたメモリ220の電流-電圧特性を示す。 測定温度は77Kとした。図中(a)の曲線は、磁気抵抗効果素子20に12×  $10^4$ (アンペア/メートル)の磁場を印加した後磁場を取り除き、2つの強磁性層21,23の磁化を平行にした場合のI-V特性、(b)の曲線は、12×1 $0^4$ (アンペア/メートル)の大きさの磁場を逆向きに印加した後磁場を取り除き、2つの強磁性層の磁化を反平行にした場合のI-V特性である。(a)においては電圧0.8V付近に、(b)においてはこの範囲でも電流が流れる観測された。したがって、読み出し時に磁気抵抗効果素子20に0.8V程度の電圧が印加されるように回路を構成すれば、データライン144に表れる電圧の有無により、メモリ素子220の記憶状態を検出できることになる。

# [0051]

なお、図17の特性(a)の電圧が0.25V-0.7Vの範囲に注目すると、磁気抵抗効果素子20は、この使い方でも、負性抵抗を持つものであることがわかる。

## [0052]

(固体メモリへの応用2)

次に、図6に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図

18は、図14に示した固体メモリと同様に、図6に示した磁気抵抗効果素子6 0をX-Yマトリクス状に配列した例として縦2列、横2列の場合の固体メモリ を示している。図16では、ワードライン1421、ワードライン1422につい ては、図14に示した固体メモリと同様であるが、ビットラインについては一つ の磁気抵抗効果素子60に対して二つのビットラインが設けられる。すなわち、 ビットライン140 $_{11}$ 、ビットライン140 $_{12}$ 、およびビットライン140 $_{21}$ 、 ビットライン14022のようである。ここでも、ワードラインとビットラインと の交点に図6に記載の磁気抵抗効果素子245が配置されている。磁気抵抗効果 素子245の各層については、図面が煩雑となるので参照符号は省略したが、図 6と同じ順で表示した。中間の第2の強磁性層23は、配線を見やすくするため に、他の層より突出した形で表示した。一つの磁気抵抗効果素子60に対して二 つのビットラインが設けられるために、読み出しのためのビットライン14011 、 $140_{21}$ のためのデコーダ $147_1$ と、書き込みのためのビットライン $140_1$ 2、140<sub>22</sub>のためのデコーダ147<sub>2</sub>とが別に設けられる。ワードラインのデコ ーダ148は図14に示した固体メモリと同様である。149は書き込みのため の電源線である。デコーダ147および148が書き込みあるいは読み出しのア ドレス指定に対応して、選択したビットラインおよびワードラインの一つを通し て選択されたビットライン140と電源線149により磁気抵抗効果素子145 に電圧が印加される。なお、ビットラインはMOS-FET146のゲートの開 閉により、データライン144、電源線149に選択的に接続される。

# [0053]

磁気抵抗効果素子 245 はワードラインおよびビットラインのそれぞれの交点に配置され、例えば、ワードライン 142 と電源線 149 に選択的に接続されたビットライン  $140_{12}$  との間に印加される電圧により、第1 の強磁性層 21 と第2 の強磁性層 23 との間にトンネル電流が流れ、第2 の強磁性層 23 の磁化の方向を制御する。すなわち、図6 に示した磁気抵抗効果素子を用いた固体メモリでは、書き込みはトンネル電流を流すことにより行われる。一方、読み出しは、例えば、ワードライン  $142_1$  とデータライン 144 に選択的に接続されたビットライン  $140_{11}$  との間に印加される電圧により、第20 の強磁性層 21 と第30

強磁性層65との間に流れる電流により行われる。

# [0054]

図19は、上述の図6に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子220について示す模式図である。この例では、非磁性金属層64はCuとし、第3の強磁性層65はCoとした例である。

#### [0055]

シリコン基板230の表面に下地層3C-SiC201を均一に形成した後、第2のビットライン210(図18で参照符号14021、14022で示すビットライン)を所定のメモリ素子の配列の密度に対応して、紙面と平行方向にパターニングする。この場合、第2のビットライン210はAlが良い。次いで、MnCからなる第1の強磁性層21、3C-SiCからなる絶縁層23、MnCからなる第2の強磁性層23、Cuからなる非磁性金属層64およびCoからなる第3の強磁性層65よりなるメモリ素子の層を形成する。その後、半導体分野で常用されるリソグラフィ技術により、各メモリ素子をX-Yのマトリックス状に分離するとともに、第2の強磁性層23の上に紙面に垂直の方向にワードライン209を形成する。その後、ワードライン209の周辺を層間絶縁膜208で埋めて、第3の強磁性層22と同じ高さになるようにする。ついで、ビットライン207を形成する。図16は1メモリ素子200を示すのみであるが、これがX-Yマトリクス状にSi基板230上に形成される。

#### [0056]

図から分かるように、第2のビットライン210とワードライン209に電圧を印加することで、絶縁体層22を介してトンネル電流が流れる。これにより制御された第2の強磁性層23の磁化の方向に応じて、第1のビットライン207とワードライン209の間で非磁性金属層64を流れる電流の大きさが変わり、メモリ素子200の記憶しているデータとして検出される。

## [0057]

図20は、図19に示した固体メモリの第2の強磁性層MnC23と第3の強磁性層Co65間の電流-電圧特性を示す図である。測定温度は77Kとした。

図中(a)の曲線は、第1と第2の強磁性層MnCからなるトンネル接合素子に 電流を流さない場合(平行磁化)のI-V特性、(b)の曲線は、トンネル接合 素子に10nAの大きさの電流を流した後(反平行磁化)のI-V特性である。

(a) (b) の曲線から、CPP-GMR接合(強磁性層MnC23-非磁性金属層Cu64-第3の強磁性層Co65からなる層)部分の抵抗比は10%に達することが確認された。また、第1強磁性層MnC21-絶縁体層22-第2強磁性層MnC23からなるトンネル接合に逆向きの電流を流すと、図中(a)の曲線が観測され、トンネル接合素子に流す電流の向きに対し、図中(a)(b)の曲線の間を可逆的に変化することが観測された。この特性は、スイッチング特性ではないので、しきい値を設けて記憶データを識別するものとする必要があるが、例えば、第2の強磁性層MnC23と第3の強磁性層Co65間の電圧を0.4 Vとすると、適当な大きさのレベルの電流で信号が得られ、大きな抵抗比が得られているので、特性の良いメモリとできる。

# [0058]

図21および図22は、図19に示した固体メモリの第1強磁性層MnC21 と第2強磁性層MnC23の磁性が反平行磁化および平行磁化にある場合のメモリ素子の状態密度の模式図である。上記I-V特性をこの状態密度を参照して説明する。

#### [0059]

図21において、第1の強磁性層21は上向きスピン71,72がフェルミレベル70の位置でギャップを持っており、下向きスピン74が金属的である。第2の強磁性層23は反平行磁化であるため、上向きスピン76がフェルミレベル70の位置で金属的であり、下向きスピン77,78がギャップを持っている。非磁性金属層64を介して設けられた第3の強磁性層(Co)65は上向きスピン105が極めて小さい値であり、下向きスピン106は比較的大きい。したがって、第2の強磁性層23の上向きスピン76と第3の強磁性層(Co)65の小さい値の上向きスピン105が電気伝導に寄与するが、その値は小さい。このことが、図20における特性(a)に対応している。

#### [0060]

一方、図22においては、第1の強磁性層21および第2の強磁性層23は平行磁化であるため、上向きスピン71,72および上向きスピン77,78が、ともに、フェルミレベル70の位置でギャップを持っている。これに対して、下向きスピン74および下向きスピン76が、ともに、金属的である。非磁性金属層64を介して設けられた第3の強磁性層(Co)65は上向きスピン105が極めて小さい値であり、下向きスピン106は比較的大きい。したがって、第2の強磁性層23の下向きスピン76と第3の強磁性層(Co)65の比較的大きい下向きスピン106が電気伝導に寄与する。したがって、これにより流れる電流は反平行磁化の場合よりは大きく、このことが、図20における特性(b)に対応している。

#### $[0\ 0\ 6\ 1]$

図19に示した固体メモリは、記憶動作を第1の強磁性層21から第2の強磁性層23に流れるトンネル電流で制御し、第2の強磁性層23から第3の強磁性層(Co)65に流れる電流の大きさによって、これを読み出すものであるから、電流が作る漏洩磁場を用いることなく機能する固体磁気メモリ素子となる。

#### [0062]

#### (スピン注入素子)

つぎに、本発明にかかわるスピン注入素子の基本動作を、図23,24に示す 状態密度の模式図を参照して説明する。図23は、図4に示すスピン注入素子に 外部電圧を印加したときの、強磁性層41、絶縁体層42および半導体層43の 状態密度を模式的に表したものである。図23では、強磁性層41の上向きスピンのバンド71と72のギャップの位置にフェルミレベルがあり、下向きスピン 74のみが半導体層43の伝導帯185への電気伝導に寄与するので、下向きスピンのみを半導体層43に注入することが可能である。ここで、半導体層43の 状態密度の実線で示す線は半導体層43のフェルミレベルである。また、186 は価電帯を示す。一方、図24に示すように、強磁性層41の破線で示すレベルが、半導体層43の伝導帯185の領域に位置するように外部電圧を印加することによって、強磁性層41の上向きスピンのみを、半導体層43に注入すること が可能である。つまり、印加電圧の大きさを制御してフェルミレベルをシフトさ せるだけで、半導体層43に注入するスピン偏極を変化させることができる。

# [0063]

図4に示すスピン注入素子の光学効果の評価として、スピン注入素子に光を照射したときの反射光で行った。作成したスピン注入素子に $1.6\times10^4$ (アンペア/メートル) (=2000e)の磁場を印加し多状態で、 $\lambda/4$ 板と直線偏光子で偏光を与え、反射光をGe、およびInAlGaAsのフォトセルを用いた検出器に集光してエレクトロルミネッセンスの測定を行った。測定温度は4.2 Kとした。この結果、スピン分極率は、 $P=(I_+-I_-)/(I_++I_-)$ で定義し、 $I_+$ 、 $I_-$ は、それぞれ正、負の向きの磁場における光強度としたとき、観測されたスピン分極率の値は最大で5.3%であった。

## [0064]

次に、図4における強磁性層41をMnCからCoFeに変えて同様の評価を 行った結果、スピン分極率は最大2.1%が観測された。

#### [0065]

# 【発明の効果】

以上詳述したように、本発明のハーフメタリック強磁性体を用いたトンネル接合を有する磁気抵抗効果素子によれば、特性の良い磁気ヘッドおよび固体メモリさらにはスピン注入素子が実現できる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図。

#### 【図2】

本発明の磁気抵抗効果素子20の断面構造を示す図。

#### 図3】

本発明の磁気抵抗効果素子の変形例を示す図。

## 図4

本発明のスピン注入素子の断面構造を示す図。

#### 【図5】

本発明のスピン注入素子の変形例の断面構造を示す図。

# 【図6】

本発明の固体メモリ素子の断面構造を示す図。

#### 【図7】

磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図。

#### 【図8】

第1、第2の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子20の第1 の強磁性層21、絶縁体層22および第2の強磁性層23の状態密度を模式的に 表した図。

#### 【図9】

第1、第2の強磁性層の磁化が反平行配列の場合の図8に対応する状態密度の 模式図。

# 【図10】

第1、第2の強磁性層の磁化が反平行配列または平行配列の場合に得られる電 流-電圧特性を示す図。

## 【図11】

Coの状態密度を示す図。

#### 【図12】

第2の強磁性層23をCo基合金に置換した場合の図8に対応する状態密度を示す図。

#### 【図13】

第2の強磁性層23をCo基合金に置換した場合の図9に対応する状態密度を示す図。

# 【図14】

図2に示した磁気抵抗効果素子20をX-Yマトリクス状に配列した例として 縦2列、横2列の場合の固体メモリを示す図。

#### 【図15】

ワードラインおよびビットラインの両方に電流が流れる位置の磁気抵抗効果素 子が、両電流の和により作り出される磁場により磁化が反転される(磁気による 書き込み)様子を説明する図。

# 【図16】

図2に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子220について示す模式図。

#### 【図17】

図16のように形成されたメモリ220の電流-電圧特性を示す図。

# 【図18】

図6に示した磁気抵抗効果素子60をX-Yマトリクス状に配列した例として縦2列、横2列の場合の固体メモリを示す図。

#### 【図19】

図6に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子220について示す模式図。

# 【図20】

図19に示した固体メモリの第2の強磁性層MnC23と第3の強磁性層Co 65間の電流-電圧特性を示す図。

#### 【図21】

図19に示した固体メモリの第1強磁性層MnC21と第2強磁性層MnC2 3の磁性が反平行磁化にある場合のメモリ素子の状態密度の模式図。

#### 【図22】

図19に示した固体メモリの第1強磁性層MnC21と第2強磁性層MnC2 3の磁性が平行磁化にある場合のメモリ素子の状態密度の模式図。

## 【図23】

図4に示すスピン注入素子が下向きスピンのみを半導体層43に注入することが可能な場合の状態密度の模式図。

# 【図24】

図4に示すスピン注入素子が上向きスピンのみを半導体層43に注入することが可能な場合の状態密度の模式図。


#### 【符号の説明】

20…磁気抵抗効果素子、21…第1の強磁性層、22…絶縁体層、23…第

2の強磁性層、30…磁気抵抗効果素子、31…反強磁性層、40…磁気抵抗効果素子、41…強磁性層、42…縁体層、43…半導体層、50…磁気抵抗効果素子、51…強磁性層、52…半導体層、60…磁気抵抗効果素子、64…非磁性金属層、65…第3の強磁性層、301…電源、302…抵抗、303,304…端子、70…フェルミエネルギー、71,72,73,74,75,76、77,78,105,106…上向きスピンまたは下向きスピンのバンド、140,207,210,225…ビットライン、142,209,227…ワードライン、144…データライン、145,245…磁気抵抗効果素子、146…MOS-FET、147…ビットラインのデコーダ、148…ワードラインのデコーダ、HBL…ビットラインに流れる電流による磁化力、Hmmワードラインに流れる電流による磁化力、149…書き込みのための電源線、151-154…しきい値、185…伝導体レベル、186…価電帯レベル、220…メモリ素子、230…シリコン基板、201,221…下地層、208,226…層間絶縁膜。


【書類名】図面

【図1】



[図2]


図 2



【図3】

図 3

<u>30</u>




【図4】

図 4

40 半導体層 半導体層 総縁体層 41 強磁性層


【図5】

図 5




【図6】


図 6




# 【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】




【図15】




【図16】






# 【図17】


# 図 17



【図18】




【図19】




【図20】







【図21】




【図22】




【図23】



【図24】





# 【要約】

【課題】 2つの強磁性層に絶縁層を挿入した強磁性トンネル接合利用した磁気抵抗効果素子が提案され、磁気ヘッドや磁気抵抗効果メモリへの応用の可能性が高まっているが、より大きい磁気抵抗変化率が望まれている。

【解決手段】 第1の強磁性層/絶縁体層/第2の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第1および第2の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造とする。

【選択図】 図2

# 特願2002-324874

# 出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所